前言：中文期刊網精心挑選了集成電路的設計方法及步驟范文供你參考和學習，希望我們的參考范文能激發(fā)你的文章創(chuàng)作靈感，歡迎閱讀。

集成電路的設計方法及步驟范文1

【關鍵詞】集成電路版圖；教學方法；改革

集成電路版圖設計是集成電路設計的最終結果，版圖質量的優(yōu)劣直接關系到整個芯片的性能和經濟性，因此，如何培養(yǎng)學生學好集成電路版圖設計技術，具備成為合格的版圖設計工程師的基本潛質，是擺在微電子專業(yè)老師面前的一個普遍難題。如何破解這個難題，我們做了以下探索。

一、突出實踐，理論配合

傳統(tǒng)的《集成電路版圖設計》課程采取理論教育優(yōu)先，學生對于版圖的基本理論和設計規(guī)則非常熟悉，但動手實踐能力缺乏培養(yǎng)，往往在學生畢業(yè)后進入集成電路設計企業(yè)還需二次培訓版圖設計能力，造成了嚴重的人力資源浪費。這是由于沒有清晰的認識《集成電路版圖設計》課程的性質，造成對它的講授還是采取傳統(tǒng)教學方式：老師講，學生聽，偏重理論，缺乏實踐，影響到學生在工作中面臨實際設計電路能力的發(fā)揮。《集成電路版圖設計》是一門承接系統(tǒng)、電路、工藝、EDA技術的綜合性課程，如果按照傳統(tǒng)方式授課，課程的綜合性和實踐性無法得到體現(xiàn)，違背了課程應有的自身規(guī)律，教學效果和實用意義不能滿足工業(yè)界的要求。我們在重新思考課程的本質特點后，采取了實踐先行，理論配合的教學方法，具體如下：集成電路版圖是根據邏輯與電路功能和性能要求，以及工藝水平要求來設計光刻用的掩膜圖形，實現(xiàn)芯片設計的最終輸出。版圖是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖使用不同的圖案來表示。我們首先講授版圖設計工具EDA軟件的使用，讓學生掌握EDA軟件的每一個主要功能，從圖形的選擇、材料的配置，讓學生從感性角度認識實際的版圖設計是如何開展的，每一個步驟是如何使用軟件完成的，整體芯片版圖設計的流程有哪些規(guī)定，學生此時設計的版圖可能不是很精確和完美，但學生對于什么是版圖和如何設計版圖有了初步的感性認識，建立起版圖設計的基本概念，對于后續(xù)的學習奠定了牢實的實踐基礎，此時再去講授版圖設計理論知識，學生更能理解深層的工藝知識和半導體理論，真正做到了知行合一，實踐先行的教育理念，對學生能力的培養(yǎng)大有裨益。

二、注重細節(jié)，加強引導

傳統(tǒng)方式講授《集成電路版圖設計》理論占大部分時間，學生知道二極管、晶體管、場效應管、電阻、電容等基本元器件的工作原理和構成要素，但是在版圖設計中，這些元器件為什么要這樣設計，其實內心中充滿著疑惑和不解。針對學生的疑惑，我們從工藝細節(jié)入手來解決這個問題。作為集成電路版圖設計者，首先要熟悉工藝條件和期間物理，才能確定晶體管的具體尺寸、連線的寬度、間距、各次掩膜套刻精度等。版圖設計的規(guī)則也是由工藝來確定的，掌握了工藝也就掌握了版圖設計的鑰匙。我們將通用工藝文件的每一條規(guī)則向學生講解，通用元器件的規(guī)則整理出它們的共性，最小寬度、長度、間距的尺寸提醒學生要記憶，不同芯片生產廠的工藝對比學習和研究，學生在這一系列規(guī)則的學習過程中，慢慢理解熟悉了工藝規(guī)則文件的組織構成及學習要點，能夠舉一反三的在不同工藝規(guī)則下，設計同一種元器件的版圖，即使電路元器件的數(shù)量巨大，電路拓撲關系復雜，在老師耐心的講解下，學生也能夠依據工藝規(guī)則設計出符合要求的版圖，這都是在理解了工藝規(guī)則細節(jié)的基礎上完成的。所以，關注細節(jié)，加強引導，是提高學生學習效果的一個重要方法。

三、完善考核機制，爭取比賽練兵

學生成績的提高，合理完善的考核機制不可或缺。以往《集成電路版圖設計》課程的考核主要是理論知識作業(yè)和課程報告，學生的學習效果和實際動手能力沒有得到考核，造成不能全面評價學生的學習成績。我們采取項目形式，全方位考核學生的學習效果。根據知識點，將通用模擬電路分成五大類，每個大類提取出經典的電路10種，使用主流芯片加工廠的生產工藝，由經驗豐富的老師把它們的版圖全部設計出來，作為庫單元放在服務器中供學生參考。在學生充分理解庫單元實例的基礎上，將以往設計的一些實用電路布置給學生，要求在規(guī)定的時間內，設計出合格的版圖，以此作為最終的考核結果。學生在學習課程期間，可以接觸到不同工藝、不同結構的多種類電路，而且必須在規(guī)定的時間內設計出版圖，這極大的促進了他們學習的積極性和時間觀念。學生在設計版圖的過程中，會遇到多種問題，他們會采取問老師答疑，和同學討論的多種方式解決，不僅能督促他們平時上課認真聽講，而且對遇到的問題也能多角度思考，最重要的是他們親自動手設計版圖，將工藝、電路、器件綜合考慮，在約定的時間內能力得到極大提高。老師根據學生上傳至服務器中設計的不同項目版圖打分，而且將每個項目的得分出具詳細的報告，對學生的成績進行點評。學生通過查閱報告，能夠知道課程學習的缺點和得分項，為下一次提高設計成績是一個很好的參考。除了日常學習設計版圖項目，學生可以爭取參加微電子專業(yè)的一些比賽，通過比賽體會一些具有挑戰(zhàn)性的版圖設計項目，來提高學生在實際場景下如何發(fā)揮設計能力和項目組織能力，為他們未來進入職場從事版圖設計工作奠定堅實的專業(yè)能力和實際解決問題能力。

四、總結

《集成電路版圖設計》課程是一門兼具理論基礎和實踐鍛煉想結合的課程，對它的講授不僅需要扎實的理論基礎，還需合理的實踐環(huán)節(jié)配合，才能取得良好的教學效果。

參考文獻

[1]Christopher Saint/Judy Saint.集成電路版圖基礎-實用指南[M].北京:清華大學出版社,2006(10).

[2]蔡懿慈.超大規(guī)模集成電路設計導論[M].北京:清華大學出版社,2005(10.

[3]編委會.最新高等院校實驗室建設與管理及教學指導手冊[M].北京:中國教育出版社,2006(11).

基金項目：北方工業(yè)大學教育教學改革和課程建設基金。

集成電路的設計方法及步驟范文2

在此，我們重點是討論集成電路芯片加工過程中的一些關鍵手藝。

集成電路基本工藝包括基片外延生長、掩模制造、曝光技術、刻蝕、氧化、擴散、離子注入、多晶硅淀積、金屬層形成。

關鍵詞：外延、掩膜、光刻、刻蝕、氧化、擴散、離子注入、淀積、金屬層

集成電路芯片加工工藝，雖然在進行IC設計時不需要直接參與集成電路的工藝流程，了解工藝的每一個細節(jié)，但了解IC制造工藝的基本原理和過程，對IC設計是大有幫助的。

集成電路基本工藝包括基片外延生長掩模制造、曝光技術、刻蝕、氧化、擴散、離子注入、多晶硅淀積、金屬層形成。

下面我們分別對這些關鍵工藝做一些簡單的介紹。

一、外延工藝

外延工藝是60年代初發(fā)展起來的一種非常重要的技術，盡管有些器件和IC可以直接做在未外延的基片上，但是未經過外延生長的基片通常不具有制作期間和電路所需的性能。外延生長的目的是用同質材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層。常用的外延技術主要包括氣相、液相金屬有機物氣相和分子束外延等。其中，氣相外延層是利用硅的氣態(tài)化合物或液態(tài)化合物的蒸汽在襯底表面進行化學反應生成單晶硅，即CUD單晶硅；液相外延則是由液相直接在襯底表面生長外延層的方法；金屬有機物氣相外延則是針對ⅢⅤ族材料，將所需要生長的ⅢⅤ族元素的源材料以氣體混合物的形式進入反應器中加熱的生長區(qū)，在那里進行熱分解與沉淀反映，而分子束外延則是在超高真空條件下，由一種或幾種原子或分子束蒸發(fā)到襯底表面形成外延層的方法。

二、掩模板的制造

掩模板可分成整版及單片版兩種，整版按統(tǒng)一的放大率印制，因此稱為1×掩模，在一次曝光中，對應著一個芯片陳列的所有電路的圖形都被映射到基片的光刻膠上。單片版通常八九、實際電路放大5或10倍，故稱作5×或10×掩模，其圖案僅對應著基片上芯片陳列中的單元。

早期掩模制作的方法：①首先進行初縮，把版圖分層畫在紙上，用照相機拍照，而后縮小為原來的10%~%20的精細底片；②將初縮版裝入步進重復照相機，進一步縮小，一步一幅印到鉻片上，形成一個陣列。

制作掩模常用的方法還包括：圖案發(fā)生器方法、x射線制版、電子束掃描法。

其中x射線、電子束掃描都可以用來制作分辨率較高的掩模版。

三、光刻技術

光刻是集成電路工藝中的一種重要加工技術，在光刻過程中用到的主要材料為光刻膠。光刻膠又稱為光致抗蝕劑，有正膠、負膠之分。其中，正膠曝光前不溶而曝光后可溶，負膠曝光前可溶而曝光后不可溶。

光刻的步驟：①晶圓涂光刻膠；②曝光；③顯影；④烘干

常見的光刻方法：①接觸式光刻；②接近式光刻；③投影式光刻

其中，接觸式光刻可得到比較高的分辨率，但容易損傷掩模版和光刻膠膜；接近式光刻，則大大減少了對掩模版的損傷，但分辨率降低；投影式光刻，減少掩模版的磨損也有效提高光刻的分辨率。

四、刻蝕技術

經過光刻后在光刻膠上得到的圖形并不是器件的最終組成部分，光刻只是在光刻膠上形成臨時圖形，為了得到集成電路真正需要的圖形，必須將光刻膠上的圖形轉移到硅膠上，完成這種圖形轉換的方法之一就是將未被光刻膠掩蔽的部分通過選擇性腐蝕去掉。

常用的刻蝕方法有：濕法腐蝕、干法腐蝕。

濕法腐蝕：首先要用適當?shù)娜芤航櫩涛g面，溶液中包含有可以分解表面薄層的反應物，其主要優(yōu)點是選擇性好、重復性好、生產效率高、設備簡單、成本低。存在的問題有鉆蝕嚴重、對圖形的控制性較差、被分解的材料在反應區(qū)不能有效清除。

干法刻蝕：使用等離子體對薄膜線條進行刻蝕的一種新技術，按反應機理可分為等離子刻蝕、反應離子刻蝕、磁增強反應例子刻蝕和高密度等離子刻蝕等類型，是大規(guī)模和超大規(guī)模集成電路工藝中不可缺少的工藝設備。干法刻蝕具有良好的方向性。

五、氧化

在集成電路工藝中常用的制備氧化層的方法有：①干氧氧化；②水蒸氣氧化；③濕氧氧化。

干氧氧化：高溫下氧與硅反應生成sio2的氧化方法；

水蒸氣氧化：高溫下水蒸氣與硅發(fā)生反應的氧化方法；

濕氧氧化：氧化首先通過盛有95%c左右去離子睡的石英瓶，將水汽帶入氧化爐內，再在高溫下與硅反映的氧化方法。

影響硅表面氧化速率的三個關鍵因素：溫度、氧化劑的有效性、硅層的表面勢。

六、擴散與離子注入

擴散工藝通常包括兩個步驟：即在恒定表面濃度條件下的預淀積和在雜志總量不變的情況下的再分布。預淀積只是將一定數(shù)量的雜質引入硅晶片表面，而最終的結深和雜質分布則由再分布過程決定。

常見的擴散方法主要有固態(tài)源擴散和氣態(tài)源擴散等。

離子注入是將具有很高能量的帶點雜質離子射入半導體襯底中的摻雜技術，它的摻雜深度由注入雜質離子的能量、雜質離子的質量決定，摻雜濃度由注入雜質離子的劑量決定。高能離子射入靶后，不斷與襯底中的原子以及核外電子碰撞，能量逐步損失，最后停止下來。

離子注入法于20世紀50年代開始研究，20世紀70年代進入工業(yè)應用階段。隨著VLSI超精細加工技術的發(fā)展，現(xiàn)已成為各種半導體摻雜和注入隔離的主流技術。在離子注入后，由于會在襯底中形成損傷，而且大部分注入的離子又不是以替位的形式位于晶格上，為了激活注入到襯底中的雜質離子，并消除半導體襯底中的損傷，需要對離子注入后的硅片進行退火。

退火，也叫熱處理，作用是消除材料中的應力或改變材料中的組織結構，以達到改善機械強度或硬度的目的。

七、淀積

器件的制造需要各種材料的淀積，這些材料包括多晶硅、隔離互連層的絕緣材料和作為互連的金屬層。

在厚絕緣層上生長多晶硅的一個常用方法是“化學氣相淀積”（CVD），這種方法是將晶片放到一個充滿某種氣體的擴散爐中，通過氣體的化學反應生成所需要的材料。

以上簡單介紹了集成電路的基本工藝，當然，這些只是關鍵的幾個工藝，集成電路的工藝還有很多，在這里就不一一說明了。

參考文獻：

[1] 李冰，集成電路CAD與實踐，電子工業(yè)出版社

[2] 王志功、陳瑩梅，集成電路設計（第二版），電子工業(yè)出版社

[3] 張興、黃如、劉曉彥，微電子學概論（第二版），北京大學出版社

集成電路的設計方法及步驟范文3

關鍵詞：版圖設計；集成電路；教學與實踐

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2014）06-0153-02

目前，集成電路設計公司在招聘新版圖設計員工時，都希望找到已經具備一定工作經驗的，并且熟悉本行業(yè)規(guī)范的設計師。但是，IC設計這個行業(yè)圈并不大，招聘人才難覓，不得不從其他同行業(yè)挖人才或通過獵頭公司。企業(yè)不得不付出很高的薪資，設計師才會考慮跳槽，于是一些企業(yè)將招聘新員工目標轉向了應屆畢業(yè)生或在校生，以提供較低薪酬聘用員工或實習方式來培養(yǎng)適合本公司的版圖師。一些具備版圖設計知識的即將畢業(yè)學生就進入了IC設計行業(yè)。但是，企業(yè)通常在招聘時或是畢業(yè)生進入企業(yè)一段時間后發(fā)現(xiàn)，即使是懂點版圖知識的新員工，電路和工藝的知識差強人意，再就是行業(yè)術語與設計軟件使用不夠熟練、甚至不懂。這就要求我們在版圖教學時滲入電路與工藝等知識，使學生明確其中緊密關聯(lián)關系，樹立電路、工藝以及設計軟件為版圖設計服務的理念。

一、企業(yè)對IC版圖設計的要求分析

集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業(yè)應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數(shù)字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數(shù)、設計規(guī)則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業(yè)知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業(yè)比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業(yè)要求的版圖設計教學規(guī)劃

1.數(shù)字版圖設計。數(shù)字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現(xiàn)的。自動布局布線工具加載準備好的由verilog程序經過DC綜合后的網表文件與Foundry提供的數(shù)字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數(shù)字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業(yè)培訓。二是數(shù)字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業(yè)規(guī)范至關重要。

2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優(yōu)化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。

3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現(xiàn)對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數(shù)字標準單元電路工作原理。

三、教學實現(xiàn)

1.數(shù)字版圖。數(shù)字集成電路版圖在教學時，一是掌握自動布局布線工具的使用，還需要對UNIX或LINUX系統(tǒng)熟悉，尤其是一些常用的基本指令；二是數(shù)字邏輯單元版圖的設計，目前數(shù)字集成電路設計大都采用CMOS工藝，因此，必須深入學習CMOS工藝流程。在教學時，可以做個形象的PPT，空間立體感要強，使學生更容易理解CMOS工藝的層次、空間感。邏輯單元版圖具體教學方法應當采用上機操作并配備投影儀，教師一邊講解電路和繪制版圖，一邊講解軟件的操作、設計規(guī)則、畫版圖步驟、注意事項，學生跟著一步一步緊隨教師演示學習如何畫版圖，同時教師可適當調整教學速度，適時停下來檢查學生的學習情況，若有錯加以糾正。這樣，教師一個單元版圖講解完畢，學生亦完成一個單元版圖。亦步亦趨、步步跟隨，學生的注意力更容易集中，掌握速度更快。課堂講解完成后，安排學生實驗以鞏固所學。邏輯單元版圖教學內容安排應當采用目前常用的單元，并具有代表性、擴展性，使學生可以舉一反三，擴展到整個單元庫。具體單元內容安排如反相器、與非門/或非門、選擇器、異或門/同或門、D觸發(fā)器與SRAM等。在教授時一定要注意符合行業(yè)規(guī)范，比如單元的高度、寬度的確定要符合自動布局布線的要求；單元版圖一定要最小化，如異或門與觸發(fā)器等常使用傳輸門實現(xiàn)，繪制版圖時注意晶體管源漏區(qū)的合并；大尺寸晶體管的串并聯(lián)安排合理等。

2.模擬版圖。模擬集成電路版圖設計更注重電路的性能實現(xiàn)，經常需要與前端電路設計工程師交流。因此，版圖教學時教師須要求學生掌握模擬集成電路的基本原理，學生能識CMOS模擬電路，與前端電路工程師交流無障礙。同時也要求學生掌握工藝對模擬版圖的影響，熟練運用模擬版圖的晶體管匹配、保護環(huán)、Dummy晶體管等關鍵技術。在教學方法上，依然采用數(shù)字集成電路版圖的教學過程，實現(xiàn)教與學的同步。在內容安排上，一是以運算放大器為例，深入講解差分對管、電流鏡、電容的匹配機理，版圖匹配時結構采用一維還是二維，具體是如何布局的，以及保護環(huán)與dummy管版圖繪制技術。二是以帶隙基準電壓源為例，深入講解N阱CMOS工藝下雙極晶體管PNP與電阻匹配的版圖繪制技術。在教學時需注意晶體管與電阻并聯(lián)拆分的合理性、電阻與電容的類型與計算方法以及布線的規(guī)范性。

3.逆向版圖設計。逆向集成電路版圖設計需要學生掌握數(shù)字標準單元的命名規(guī)范、所有標準單元電路結構、常用模擬電路的結構以及芯片的工藝，要求學生熟悉模擬和數(shù)字集成單元電路。這樣才可以在逆向提取電路與版圖時，做到準確無誤。教學方法同樣還是采用數(shù)字集成電路版圖教學流程，達到學以致用。教學內容當以一個既含數(shù)字電路又含模擬電路的芯片為例。為了提取數(shù)字單元電路，需講解foundry提供的標準單元庫里的單元電路與命名規(guī)范。在提取單元電路教學時，說明數(shù)字電路需要歸并同類圖形，例如與非門、或非門、觸發(fā)器等，同樣的圖形不要分析多次。強調學生注意電路的共性、版圖布局與布線的規(guī)律性，做到熟能生巧。模擬電路的提取與版圖繪制教學要求學生掌握模擬集成電路常用電路結構與工作原理，因為逆向設計軟件提出的元器件符號應該按照易于理解的電路整理，使其他人員也能看出你提取電路的功能，做到準確通用規(guī)范性。

集成電路版圖設計教學應面向企業(yè)，按照企業(yè)對設計工程師的要求來安排教學，做到教學與實踐的緊密結合。從教學開始就向學生灌輸IC行業(yè)知識，定位準確，學生明確自己應該掌握哪些相關知識。本文從集成電路數(shù)字版圖、模擬版圖和逆向設計版圖這三個方面就如何開展教學可以滿足企業(yè)對版圖工程師的要求展開探討，安排教學有針對性。在教學方法與內容上做了分析探討，力求讓學生在畢業(yè)后可以順利進入IC行業(yè)做出努力。

參考文獻：

[1]王靜霞，余菲，趙杰.面向職業(yè)崗位構建高職微電子技術專業(yè)人才培養(yǎng)模式[J].職業(yè)技術教育，2010，31（14）：5-8.

[2]劉俐，趙杰.針對職業(yè)崗位需求？搖探索集成電路設計技術課程教學新模式[J].中國職業(yè)技術教育，2012，（2）：5-8.

[3]鞠家欣，鮑嘉明，楊兵.探索微電子專業(yè)實踐教學新方法-以“集成電路版圖設計”課程為例[J].實驗技術與管理，2012，29（3）：280-282.

[4]李淑萍，史小波，金曦.微電子技術專業(yè)服務地方經濟培養(yǎng)高技能人才的探索[J].職業(yè)技術教育，2010，13（11）：13-16.

集成電路的設計方法及步驟范文4

[STHZ]1[STBZ]專用集成電路設計重點實驗室的實驗教學改革實踐 江蘇省專用集成電路設計重點實驗室（后簡稱“實驗室”）有專職教師20人，承擔南通大學杏林學院集成電路與集成系統(tǒng)專業(yè)實驗課程12門，實驗室近三年承擔各級各類科研項目75項，79篇，其中SCI、EI論文43篇，有著良好的科研基礎和科研成果。實驗室老師在實驗教學過程中，注重結合自身的科研方向向學生介紹集成電路相關新技術和新方法，并將計算機建模和仿真的新技術貫穿于專業(yè)實驗教學中。比如，在“模擬電路”實驗教學中引入Spice仿真軟件，在“數(shù)字電路”實驗教學中引入Quartus軟件等。在設置的探索性實驗課程中，只給學生引出若干思路，學生利用相關軟件可在課堂內外自主練習，在互聯(lián)網上查找相關技術資料，設計實驗方案和實驗步驟。通過這種引導，該專業(yè)學生對新技術掌握較快，在探索過程中遇到不懂的環(huán)節(jié)能相互進行探討，主動向教師請教，逐步培養(yǎng)了自主式、合作式的學習習慣。

集成電路設計與集成系統(tǒng)專業(yè)培養(yǎng)掌握集成電路基本理論、集成電路設計基本技能，掌握集成電路設計的EDA工具，熟悉電路、計算機、信號處理、通信等相關系統(tǒng)知識，從事集成電路研究、設計、開發(fā)及應用，具有一定創(chuàng)新能力的應用型高級集成電路和電子系統(tǒng)集成技術人才。圍繞該培養(yǎng)目標，實驗教學內容上進行了與時俱進的改革。比如將LQFP64封裝建模與仿真分析這一科研案例應用于實驗教學中。實際科研案例的使用使得理論知識變得生動形象，加深了學生對基本理論知識的理解，學生學習興趣和學習動力有了顯著提高，能獨立完成封裝建模、仿真到最后優(yōu)化的整個流程，為后續(xù)專業(yè)學習和就業(yè)打下牢固的基礎，適應了我校獨立學院“厚基礎，強應用”的人才培養(yǎng)目標[2]。此外，教師緊密結合教學和科研實例編寫教材，根據電路設計相關工作編寫的《電路PSpice仿真實訓教程》被列為教育部高等學校電子電氣基礎教學指導分委員會推薦教材。

從2009年承擔集成電路與集成系統(tǒng)專業(yè)課程起，實驗室鼓勵高級職稱人員承擔實驗課程，指導學生開展創(chuàng)新性實驗項目。實驗室教師指導本科生積極參加省級、校級大學生實踐創(chuàng)新訓練計劃、校大學生課外學術科技作品等科技活動，獲批“江蘇省高校大學生實踐創(chuàng)新訓練計劃”2項、南通大學“大學生實踐創(chuàng)新訓練計劃”3項。所指導的集成電路設計與集成系統(tǒng)專業(yè)學生的參賽作品入圍第三屆 “華大九天杯”大學生集成電路設計大賽，榮獲三等獎。“華大九天杯”大學生集成電路設計大賽是針對微電子及相關專業(yè)在校生的一次專業(yè)實踐性賽事，是對我國集成電路設計領域人才培養(yǎng)的一次交流和檢閱。

實驗室成立于2002年，擁有集成電路工藝和器件仿真、集成電路電路仿真與版圖設計、集成電路封裝設計等先進的EDA軟件工具，以及高性能工作站、網絡分析儀、矢量信號發(fā)生器、微電材料與器件的光電測試系統(tǒng)、數(shù)模混合集成電路測試儀等硬件設備，儀器設備總值達1 000多萬。這些儀器設備均屬于科研儀器設備，由于場地緊、管理人員少，這些科研儀器設備目前還未對本科學生全面開放，主要為教師及研究生使用，僅有少量學生在參與教師的科研項目過程中能接觸使用到部分科研儀器設備，重點實驗室的儀器設備資源優(yōu)勢在本科實驗教學改革中的作用發(fā)揮遠遠不夠。

實驗室圍繞科研發(fā)展方向，三年多來先后邀請了中國科學院、北京大學、復旦大學、南京郵電大學、澳大利亞國立格里夫斯大學、美國密西根大學、新加坡南洋理工大學、日本富山縣立大學等國內外知名科研學府的20多位專家學者來校進行講學和交流，實驗室教師也積極準備為學生舉辦專題講座，此外還邀請了企業(yè)技術專家來校與師生進行面對面的交流。

2進一步加強科研與實驗教學融合的探索

“授之以魚不如授之以漁”，這要求教師與時俱進的將科研與實驗教學緊密結合，使實驗教學內容更貼近現(xiàn)代科研水平，讓學生掌握有應用價值的知識和方法，培養(yǎng)符合社會實際應用需求的人才。

2.1加強科研新方法新技術在實驗教學中的引入

以培養(yǎng)學生實踐能力、科研能力和自主創(chuàng)新能力為目的進行的實驗教學改革，必須與科研緊密結合，減少驗證性實驗項目，增加綜合性實驗項目，增設創(chuàng)新實驗課程。將科研用到的新方法、新技術逐步引入到實驗教學中，更新實驗教學方法與手段，設置探索性實驗項目來模擬科研全過程。引導學生自己去思考并尋找合理解釋，鼓勵學生查閱相關的參考資料，探索問題產生的真正原因，訓練他們主動分析和獨立解決問題的能力，實現(xiàn)實驗教學與科研新技術、新方法訓練的有機結合。

2.2加強科研內容與實驗教學內容的結合

在實驗教學內容中，除了加強科研新方法、新技術的引入，還需要精選科研中的實際案例，讓學生能真正地體驗科研。依托科研項目來設置綜合性實驗，將成熟的科研成果及時轉化為創(chuàng)新實驗項目，使得實驗內容兼具新穎性和探索性，有利于學生開闊視野，擴展知識面，激發(fā)專業(yè)熱情。增加科研實例在實驗教學內容中的靈活運用，提高綜合性、設計性、創(chuàng)新實驗的比重，讓學生現(xiàn)在所學所練真正成為日后實際工作中的基礎，學有所得，學有所用。

2.3加強對學生科研創(chuàng)新活動的引導

科技活動作為一種探索性的實踐過程，具有科技性、實踐性和探索性的特點，是培養(yǎng)學生創(chuàng)新素質的最佳切入點。吸收對科研感興趣的學生參與到教師的科研活動中，承擔一部分力所能及的科研課題，通過科研實踐氛圍的熏陶，激發(fā)學生的科學研究興趣，引導學生積極探索[3]。鼓勵學生積極申報大學生創(chuàng)新性實驗計劃項目，并為學生進行創(chuàng)新性實驗研究提供條件，如設立“大學生創(chuàng)新基金”。組織學生參加競賽，將本科學生科研創(chuàng)新實驗與競賽結合起來，培養(yǎng)學生的科學精神和創(chuàng)新能力。

2.4加強科研儀器設備在實驗教學中的應用

為了挖 掘科研儀器設備利用的潛力，實現(xiàn)科研與教學資源共享，科研實驗室需要在時間、空間、設備和實驗課題等多方面進行開放。制定相關的規(guī)章制度，對本科學生的準入條件、經費支持和科研管理等多個方面加以規(guī)范，使得科研儀器設備在教學中也能發(fā)揮其優(yōu)勢，充分拓展現(xiàn)有科研儀器設備的使用范圍，提高儀器設備利用率，同時為學生提供開展科研創(chuàng)新實驗的環(huán)境，高質量、高效率地為科研與教學服務。通過優(yōu)化資源配置，建立資源共享機制，為創(chuàng)新人才的培養(yǎng)提供良好的教學平臺[4]。

2.5加強科研學術講座在本科學生中的普及推廣

學術講座是進行學術交流，提高教學和科研水平的有效手段；是一場師生共贏的集會，有利于營造良好的的學術氛圍。學術講座向師生展示新觀點、新知識和學科最新研究成果，有利于互通有無，開闊學術視野，提升學術層次，傳達團隊協(xié)作、學科間聯(lián)合創(chuàng)新的重要性，對師生未來的學習工作都有一定的激勵作用，也為學生的職業(yè)規(guī)劃指引方向。本科學生即使暫時無法理解講座中的高深內涵，但專家學者們思想的潛移默化以及通過后期的學習和鉆研，對個人綜合能力的發(fā)展影響深遠。

3結束語

教學和科研是互促的，只有多角度加強雙方的融合，構建教學與科研良性互動的實驗教學模式，才能從根本上實現(xiàn)雙方的可持續(xù)性發(fā)展，順應高素質創(chuàng)新性人才培養(yǎng)的要求。

參考文獻：

集成電路的設計方法及步驟范文5

數(shù)字電路教學設計項目教學學習興趣現(xiàn)代化電子技術飛速發(fā)展，數(shù)字電路更是以系統(tǒng)集成化、設計自動化、用戶專業(yè)化和測試、智能化的趨勢出現(xiàn)。數(shù)字電路教學中如何能應對電子技術的發(fā)展，同時又遵循高等職業(yè)教育以職業(yè)為基礎、以能力為本、理論夠用為度的原則，圓滿完成課程的教學任務，用項目教學法是行之有效的手段。

一、關于項目教學法

1.項目教學的概念

項目教學法，是圍繞一個實踐項目而展開的教學活動，其目的是在項目實施過程中使理論與實踐教學同步進行，從而充分調動學生參與的積極性，提高學生解決實際問題的綜合能力。

2.項目教學法的關鍵

項目教學法的關鍵，是把整個學習過程分解為一個個具體的工程或事件，設計出一個個合適的項目教學方案。這樣，不僅傳授給學生理論知識和操作技能，更重要的是培養(yǎng)他們的職業(yè)能力。

3.項目教學法的優(yōu)點

項目教學法，是讓學生實施一個具體的項目，學生學習的目的很明確，能極大地調動學生的學習積極性，提高學習興趣。項目教學法大多要分小組完成，通過小組內及小組間的充分交流、討論、決策等，提高學生合作能力，強化學生的團隊意識。而合作能力和團隊意識，恰恰是當前社會化大生產所要求的基本素質。項目教學法在實施過程中會涉及到很多學科知識，能促進課程間的整合。

二、項目教學法的教學實踐

數(shù)字電路課程是高職電氣專業(yè)一門承上啟下的專業(yè)基礎課，具有較強的邏輯性、應用性和工程實踐性。內容包括數(shù)字電路基礎、組合邏輯電路基礎、組合邏輯集成電路、時序邏輯電路基礎、時序邏輯集成電路、半導體存儲器與可編程邏輯器件、數(shù)模和模數(shù)轉換器和脈沖信號的產生與整形共8章節(jié)。按照“以能力為本位，以職業(yè)實踐為主線，以項目課程為主體的模塊化專業(yè)課程體系”的總體教學設計要求，本門課程以培養(yǎng)靈活應用常用數(shù)字集成電路來實現(xiàn)邏輯功能的能力為基本目標，打破學科課程的設計思路，緊緊圍繞工作任務完成的需要來選擇和組織課程內容，突出工作任務與知識的聯(lián)系，讓學生在職業(yè)實踐活動的基礎上掌握知識，增強課程內容與職業(yè)崗位能力要求的相關性，提高學生的就業(yè)能力。本課程可以分成6個項目完成，分別是：全加器電路設計、搶答器的設計與制作、同步計數(shù)器電路設計、數(shù)字鐘電路的設計與制作、用可編程邏輯器件設計數(shù)字鐘電路和A/D 和D/A 轉換功能仿真。第1到3章劃為第一個項目，內容是：全加器電路設計。以下就以第一個項目為例完成教學設計。

1.教材分析

這部分內容包含3個章節(jié)：數(shù)字電路基礎、組合邏輯電路基礎、組合邏輯集成電路。每章節(jié)后面都有本章小結、思考題與習題、技能要求和實訓內容以及書最后的實驗內容部分。很顯然，編者也在強調技能和實訓的重要性，但在進行教學設計時采用項目教學法能很好地體現(xiàn)實踐能力為主。

2.教學設計

此部分內容重點是掌握邏輯函數(shù)的表示方法，會進行邏輯函數(shù)的變換和化簡；能正確理解基本門電路邏輯功能；會用基本邏輯門電路設計簡單組合邏輯電路。如何把內容連貫，用某個項目來體現(xiàn)，我們可以結合實驗內容以及常見的電路來解決。那么，學習項目選取的基本依據是該門課程涉及的工作領域和工作任務范圍，在具體設計過程中，還以相關專業(yè)的典型產品為載體，使工作任務具體化，產生具體的學習項目。項目的難度要適中，要適合學情，讓學生都能動手參與，能充分調動他們的積極性，使學習更有目的性，讓學生在職業(yè)實踐活動的基礎上掌握知識。本項目內容是全加器的電路設計。采用全加器的設計這樣的項目內容，那么，組合邏輯集成電路，此部分章節(jié)中的編碼器、譯碼器與數(shù)碼顯示器等內容暫時就使用不到，我們可以把這些內容劃分到下一個項目中去，而只是涉及到它的前面一部分內容二進制加法器。這樣，不會顯得項目量過大，知識太擁擠，學生學習困難的問題。

3.教學過程的組織實施

項目教學法的教學步驟，具體是以下六個步驟：情景設置，操作示范，獨立探索，明確項目，協(xié)作學習，學習評價。本項目可以包含這幾個模塊：（1）完成基本門電路的測試；（2）用74LS00實現(xiàn)多種邏輯功能；（3）用基本門電路設計全加器電路。每個模塊參考學時都可以是4學時，它們的學習目標不相同，由淺入難，循序漸進，慢慢引導學生掌握理論知識，增加實踐經驗。每個模塊除了列出的工作任務以外，根據學生層次的不同，還可添加相應的拓展知識。模塊一邏輯門電路測試工作任務包含測試TTL門電路74LS00、74LS04、74LS20、74LS32、74LS86邏輯功能并記錄測試數(shù)據和整理歸納總結，列出74LS00、74LS04、74LS32、74LS86 邏輯表達式，狀態(tài)真值表。它相關的理論知識：基本邏輯運算和復合邏輯運算，基本門電路邏輯功能，邏輯函數(shù)的基本表達式。模塊二用與非門電路實現(xiàn)多種邏輯功能工作任務有用74LS00實現(xiàn)下列邏輯功能：或非F=A+B、與或F=AB+CD、4輸入與F=ABCD、異或和同或。相關理論知識：邏輯代數(shù)的基本定律和規(guī)則，邏輯函數(shù)的化簡方法，邏輯函數(shù)表達式。模塊三全加器的設計與制作工作任務：用基本門電路設計判奇電路，用基本門電路設計半加器電路，用基本門電路設計全加器電路。相關理論知識：組合邏輯電路的分析方法，用基本門電路實現(xiàn)組合邏輯功能。全加器是能夠計算低位進位的二進制加法電路，全加器的邏輯圖如圖所示。

集成電路的設計方法及步驟范文6

關鍵詞：嵌入式系統(tǒng) 設計 單片系統(tǒng)(SOC) 硬件描述語言(HDL) IP內核

一、嵌入式系統(tǒng)設計方法變化的背景

嵌入式系統(tǒng)設計方法的演化總的來說是因為應用需求的牽引和IT技術的推動。

1.隨著微電子技術的不斷創(chuàng)新和發(fā)展，大規(guī)模集成電路的集成度和工藝水平不斷提高。硅材料與人類智慧的結合，生產出大批量的低成本、高可靠性和高精度的微電子結構模塊，推動了一個全新的技術領域和產業(yè)的發(fā)展。在此基礎上發(fā)展起來的器件可編程思想和微處理（器）技術可以用軟件來改變和實現(xiàn)硬件的功能。微處理器和各種可編程大規(guī)模集成專用電路、半定制器件的大量應用，開創(chuàng)了一個嶄新的應用世界，以至廣泛影響著并在逐步改變著人類的生產、生活和學習等社會活動。

2.計算機硬件平臺性能的大幅度提高，使很多復雜算法和方便使用的界面得以實現(xiàn)，大大提高了工作效率，給復雜嵌入式系統(tǒng)輔助設計提供了物理基礎。

3.高性能的EDA綜合開發(fā)工具（平臺）得到長足發(fā)展，而且其自動化和智能化程度不斷提高，為復雜的嵌入式系統(tǒng)設計提供了不同用途和不同級別集編輯、布局、布線、編譯、綜合、模擬、測試、驗證和器件編程等一體化的易于學習和方便使用的開發(fā)集成環(huán)境。

4.硬件描述語言HDL(Hardware Des cription Language)的發(fā)展為復雜電子系統(tǒng)設計提供了建立各種硬件模型的工作媒介。它的描述能力和抽象能力強，給硬件電路，特別是半定制大規(guī)模集成電路設計帶來了重大的變革。目前，用得較多的有已成為IEEE為 STD1076標準的VHDL、IEEE STD 1364標準的Verilog HDL和Altera公司企業(yè)標準的AHDL等。

由于HDL的發(fā)展和標準化，世界上出現(xiàn)了一批利用HDL進行各種集成電路功能模塊專業(yè)設計的公司。其任務是按常用或專用功能，用HDL來描述集成電路的功能和結構，并經過不同級別的驗證形成不同級別的IP內核模塊，供芯片設計人員裝配或集成選用。

IP（Intellectual Property）內核模塊是一種預先設計好的甚至已經過驗證的具有某種確定功能的集成電路、器件或部件。它有幾種不同形式。IP內核模塊有行為（behavior）、結構（structure）和物理（physical）3級不同程度的設計，對應有主要描述功能行為的“軟IP內核(soft IP core)”、完成結構描述的“固IP內核(firm IP core)”和基于物理描述并經過工藝驗證的“硬IP內核(hard IP core)”3個層次。這相當于集成電路（器件或部件）的毛坯、半成品和成品的設計技術。

軟IP內核通常是用某種HDL文本提交用戶，它已經過行為級設計優(yōu)化和功能驗證，但其中不含有任何具體的物理信息。據此，用戶可以綜合出正確的門電路級網表，并可以進行后續(xù)結構設計，具有最大的靈活性，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結合成一體，根據各種不同的半導體工藝，設計成具有不同性能的器件。可以商品化的軟IP內核一般電路結構總門數(shù)都在5000門以上。但是，如果后續(xù)設計不當，有可能導致整個結果失敗。軟IP內核又稱作虛擬器件。

硬IP內核是基于某種半導體工藝的物理設計，已有固定的拓撲布局和具體工藝，并已經過工藝驗證，具有可保證的性能。其提供給用戶的形式是電路物理結構掩模版圖和全套工藝文件，是可以拿來就用的全套技術。

固IP內核的設計深度則是介于軟IP內核和硬IP內核之間，除了完成硬IP內核所有的設計外，還完成了門電路級綜合和時序仿真等設計環(huán)節(jié)。一般以門電路級網表形式提交用戶使用。

TI，Philips和Atmel等廠商就是通過Intel授權，用其MCS51的IP內核模塊結合自己的特長開發(fā)出有個性的與Intel MCS51兼容的單片機。

常用的IP內核模塊有各種不同的CPU(32/64位CISC/RISC結構的CPU或8/16位微控制器/單片機，如8051等)、32/64位DSP（如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、標準接口、網絡單元、編譯器、編碼/解碼器和模擬器件模塊等。豐富的IP內核模塊庫為快速地設計專用集成電路和單片系統(tǒng)以及盡快占領市場提供了基本保證。

5.軟件技術的進步，特別是嵌入式實時操作系統(tǒng)EOS(Embedded Operation System）的推出，為開發(fā)復雜嵌入式系統(tǒng)應用軟件提供了底層支持和高效率開發(fā)平臺。EOS是一種功能強大、應用廣泛的實時多任務系統(tǒng)軟件。它一般都具有操作系統(tǒng)所具有的各種系統(tǒng)資源管理功能，用戶可以通過應用程序接口API調用函數(shù)形式來實現(xiàn)各種資源管理。用戶程序可以在EOS的基礎上開發(fā)并運行。它與通用系統(tǒng)機中的OS相比，主要有系統(tǒng)內核短小精悍、開銷小、實時性強和可靠性高等特點。完善的EOS還提供各種設備的驅動程序。為了適應網絡應用和Internet應用。還可以提供TCP/IP協(xié)議支持。目前流行的EOS有3Com公司的Palm OS、Microsoft公司的Windows CE和Windows NT Embedded4.0、日本東京大學的Tron和各種開放源代碼的嵌入式Linux以及國內開發(fā)成功的凱思集團的Hopen OS和浙江大學的HBOS。

轉貼于 二、嵌入式系統(tǒng)設計方法的變化

過去擅長于軟件設計的編程人員一般對硬件電路設計“敬而遠之”，硬件設計和軟件設計被認為是性質完全不同的技術。

隨著電子信息技術的發(fā)展，電子工程出身的設計人員，往往還逐步涉足軟件編程。其主要形式是通過微控制器（國內習慣稱作單片機）的應用，學會相應的匯編語言編程。在設計規(guī)模更大的集散控制系統(tǒng)時，必然要用到已普及的PC機，以其為上端機，從而進一步學習使用Quick BASIC，C，C++，VC和VB等高級語言編程作系統(tǒng)程序，設計系統(tǒng)界面，通過與單片機控制的前端機進行多機通信構成集中分布控制系統(tǒng)。

軟件編程出身的設計人員則很少有興趣去學習應用電路設計。但是，隨著計算機技術的飛速發(fā)展，特別是硬件描述語言HDL的發(fā)明，系統(tǒng)硬件設計方法發(fā)生了變化，數(shù)字系統(tǒng)的硬件組成及其行為完全可以用HDL來描述和仿真。在這種情況下，設計硬件電路不再是硬件設計工程師的專利，擅長軟件編程的設計人員可以借助于HDL工具來描述硬件電路的行為、功能、結構、數(shù)據流、信號連接關系和定時關系，設計出滿足各種要求的硬件系統(tǒng)。

EDA工具允許有兩種設計輸入工具，分別適應硬件電路設計人員和軟件編程人員兩種不同背景的需要。讓具有硬件背景的設計人員用已習慣的原理圖輸入方式，而讓具有軟件背景的設計人員用硬件描述語言輸入方式。由于用HDL描述進行輸入，因而與系統(tǒng)行為描述更接近，且更便于綜合、時域傳遞和修改，還能建立獨立于工藝的設計文件，所以，擅長軟件編程的人一旦掌握了HDL和一些必要的硬件知識，往往可以比習慣于傳統(tǒng)設計的工程師設計出更好的硬件電路和系統(tǒng)。所以，習慣于傳統(tǒng)設計的工程師應該學會用HDL來描述和編程。

三、嵌入式系統(tǒng)設計的3個層次

嵌入式系統(tǒng)設計有3個不同層次。

1.第1層次：以PCB CAD軟件和ICE為主要工具的設計方法。

這是過去直至現(xiàn)在我國單片機應用系統(tǒng)設計人員一直沿用的方法，其步驟是先抽象后具體。

抽象設計主要是根據嵌入式應用系統(tǒng)要實現(xiàn)的功能要求，對系統(tǒng)功能細化，分成若干功能模塊，畫出系統(tǒng)功能框圖，再對功能模塊進行硬件和軟件功能實現(xiàn)的分配。

具體設計包括硬件設計和軟件設計。硬件設計主要是根據性能參數(shù)要求對各功能模塊所需要使用的元器件進行選擇和組合，其選擇的基本原則就是市場上可以購買到的性價比最高的通用元器件。必要時，須分別對各個沒有把握的部分進行搭試、功能檢驗和性能測試，從模塊到系統(tǒng)找到相對優(yōu)化的方案，畫出電路原理圖。硬件設計的關鍵一步就是利用印制板(PCB)計算機輔助設計(CAD)軟件對系統(tǒng)的元器件進行布局和布線，接著是印制板加工、裝配和硬件調試。

工作量最大的部分是軟件設計。軟件設計貫穿整個系統(tǒng)的設計過程，主要包括任務分析、資源分配、模塊劃分、流程設計和細化、編碼調試等。軟件設計的工作量主要集中在程序調試，所以軟件調試工具就是關鍵。最常用和最有效的工具是在線仿真器(ICE)。

2.第2層次：以EDA工具軟件和EOS為開發(fā)平臺的設計方法。

隨著微電子工藝技術的發(fā)展，各種通用的可編程半定制邏輯器件應運而生。在硬件設計時，設計師可以利用這些半定制器件，逐步把原先要通過印制板線路互連的若干標準邏輯器件自制成專用集成電路(ASIC)使用，這樣，就把印制板布局和布線的復雜性轉換成半定制器件內配置的復雜性。然而，半定制器件的設計并不需要設計人員有半導體工藝和片內集成電路布局和布線的知識和經驗。隨著半定制器件的規(guī)模越來越大，可集成的器件越來越多，使印制板上互連器件的線路、裝配和調試費用越來越少，不僅大大減少了印制板的面積和接插件的數(shù)量，降低了系統(tǒng)綜合成本，增加了可編程應用的靈活性，更重要的是降低了系統(tǒng)功耗，提高了系統(tǒng)工作速度，大大提高了系統(tǒng)的可靠性和安全性。

這樣，硬件設計人員從過去選擇和使用標準通用集成電路器件，逐步轉向自己設計和制作部分專用的集成電路器件，而這些技術是由各種EDA工具軟件提供支持的。

半定制邏輯器件經歷了可編程邏輯陣列PLA、可編程陣列邏輯PAL、通用陣列邏輯GAL、復雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA的發(fā)展過程。其趨勢是集成度和速度不斷提高，功能不斷增強，結構趨于更合理，使用變得更靈活和方便。

設計人員可以利用各種EDA工具和標準的CPLD和FPGA等，設計和自制用戶專用的大規(guī)模集成電路。然后再通過自下而上的設計方法，把用半定制器件設計自制的集成電路、可編程外圍器件、所選擇的ASIC與嵌入式微處理器或微控制器在印制板上布局、布線構成系統(tǒng)。

3.第3層次：以IP內核庫為設計基礎，用軟硬件協(xié)同設計技術的設計方法。

20世紀90年代后，進一步開始了從“集成電路”級設計不斷轉向“集成系統(tǒng)”級設計。目前已進入單片系統(tǒng)SOC（System on a chip）設計階段，并開始進入實用階段。這種設計方法不是把系統(tǒng)所需要用到的所有集成電路簡單地二次集成到1個芯片上，如果這樣實現(xiàn)單片系統(tǒng)，是不可能達到單片系統(tǒng)所要求的高密度、高速度、高性能、小體積、低電壓、低功耗等指標的，特別是低功耗要求。單片系統(tǒng)設計要從整個系統(tǒng)性能要求出發(fā)，把微處理器、模型算法、芯片結構、外圍器件各層次電路直至器件的設計緊密結合起來，并通過建立在全新理念上的系統(tǒng)軟件和硬件的協(xié)同設計，在單個芯片上完成整個系統(tǒng)的功能。有時也可能把系統(tǒng)做在幾個芯片上。因為，實際上并不是所有的系統(tǒng)都能在一個芯片上實現(xiàn)的；還可能因為實現(xiàn)某種單片系統(tǒng)的工藝成本太高，以至于失去商業(yè)價值。目前，進入實用的單片系統(tǒng)還屬簡單的單片系統(tǒng)，如智能IC卡等。但幾個著名的半導體廠商正在緊鑼密鼓地研制和開發(fā)像單片PC這樣的復雜單片系統(tǒng)。

單片系統(tǒng)的設計如果從零開始，這既不現(xiàn)實也無必要。因為除了設計不成熟、未經過時間考驗，其系統(tǒng)性能和質量得不到保證外，還會因為設計周期太長而失去商業(yè)價值。

為了加快單片系統(tǒng)設計周期和提高系統(tǒng)的可靠性，目前最有效的一個途徑就是通過授權，使用成熟優(yōu)化的IP內核模塊來進行設計集成和二次開發(fā)，利用膠粘邏輯技術GLT（Glue Logic Technology），把這些IP內核模塊嵌入到SOC中。IP內核模塊是單片系統(tǒng)設計的基礎，究竟購買哪一級IP內核模塊，要根據現(xiàn)有基礎、時間、資金和其他條件權衡確定。購買硬IP內核模塊風險最小，但付出最大，這是必然的。但總的來說，通過購買IP內核模塊不僅可以降低開發(fā)風險，還能節(jié)省開發(fā)費用，因為一般購買IP內核模塊的費用要低于自己單獨設計和驗證的費用。當然，并不是所需要的IP內核模塊都可以從市場上買得到。為了壟斷市場，有一些公司開發(fā)出來的關鍵IP內核模塊（至少暫時）是不愿意授權轉讓使用的。像這樣的IP內核模塊就不得不自己組織力量來開發(fā)。

這3個層次各有各的應用范圍。從應用開發(fā)角度看，在相當長的一段時間內，都是采用前2種方法。第3層次設計方法對一般具體應用人員來說，只能用來設計簡單的單片系統(tǒng)。而復雜的單片系統(tǒng)則是某些大的半導體廠商才能設計和實現(xiàn)的，并且用這種方法實現(xiàn)的單片系統(tǒng)，只可能是那些廣泛使用、具有一定規(guī)模的應用系統(tǒng)才值得投入研制。還有些應用系統(tǒng)，因為技術問題或商業(yè)價值問題并不適宜用單片實現(xiàn)。當它們以商品形式推出相應單片系統(tǒng)后，應用人員只要會選用即可。所以，3個層次的設計方法會并存，并不會簡單地用后者取代前者。 初級應用設計人員會以第1種方法為主；富有經驗的設計人員會以第2種方法為主；很專業(yè)的設計人員會用第3種方法進行簡單單片系統(tǒng)的設計和應用。但所有的設計人員都可以應用半導體大廠商推出的用第3種方法設計的專用單片系統(tǒng)。

結束語